大型网站seo策略三桥做网站

大型网站seo策略,三桥做网站,注册企业公司流程及费用,网站开发周记本文针对 “串行序列 00011000 检测#xff08;可重叠#xff09;” 需求#xff0c;从设计原理、Multisim 电路搭建两个维度展开#xff0c;用74HC164 移位寄存器 74HC151 选择器、74HC16474HC273 寄存器两种方案实现 “输入序列匹配时输出 1#xff0c;否则输出 0” 的…本文针对 “串行序列 00011000 检测可重叠” 需求从设计原理、Multisim 电路搭建两个维度展开用74HC164 移位寄存器 74HC151 选择器、74HC16474HC273 寄存器两种方案实现 “输入序列匹配时输出 1否则输出 0” 的功能。一、设计原理串入并出 序列比对题目要求 “检测串行输入中的00011000可重叠”核心逻辑是将串行数据转换为并行数据再与目标序列逐位比对。1. 核心器件及真值表174HC1648 位串入并出移位寄存器功能串行输入数据在时钟上升沿依次移入最终并行输出Q0~Q7。输入功能输出变化Q0→Q7\(\overline{CLR}\)0异步清零优先级最高Q0~Q7 全置 0\(\overline{CLR}\)1CLK 上升沿串行输入A・B移位新数据→Q0原 Q0→Q1…原 Q6→Q7\(\overline{CLR}\)1CLK 稳态保持Q0~Q7 保持当前值274HC1518 选 1 数据选择器功能根据地址选择 8 路输入中的 1 路输出用于 “固定序列比对”。输入地址 A2A1A0输出 Y000D0001D1......111D7374HC2738 位 D 触发器寄存器功能时钟上升沿锁存 8 路 D 输入并行输出用于 “动态序列缓存 比对”。输入CLK 上升沿输出 QnDnXQnX锁存 D 输入2. 两种方案逻辑方案 174HC164串转并 74HC151固定序列比对将目标序列00011000预存在 151 的输入用 164 的输出作为 151 的地址当 164 输出与目标序列一致时151 输出 1。方案 274HC164串转并 74HC273缓存目标序列 与门逐位比对用 273 锁存目标序列通过 8 个与门逐位比对 164 输出与 273 输出全 1 则总输出 1。二、Multisim 电路设计方案 174HC164 74HC151固定序列检测1. 电路接线74HC164串转并\(\overline{CLR}\)9 脚接 5V禁止清零A、B1、2 脚短接后接串行输入信号函数发生器生成的 0/1 序列CLK8 脚接时钟信号频率与串行输入同步如 1kHz 方波Q0~Q73~6、10~13 脚依次接 74HC151 的地址端 A0~A7Q0→A0Q1→A1…Q7→A7。74HC151序列比对数据输入 D0~D7按目标序列00011000设置D00、D10、D20、D31、D41、D50、D60、D700 接 GND1 接 5V使能端\(\overline{EN}\)7 脚接 GND使能选择输出 Y5 脚接LED 指示灯匹配时亮即输出 1。2. 功能验证串行输入00011000时74HC164 的 Q0~Q7 输出为00011000对应 74HC151 的地址为00011000此时 151 选择 D31 输出LED 亮输入其他序列时151 输出 0LED 灭可重叠检测输入0001100011时当第 8 位输入后输出 1第 9 位输入后 Q0~Q7 变为00110001不匹配第 10 位输入后变为01100011依此类推符合可重叠要求。方案 274HC164 74HC273 与门动态序列检测1. 电路接线74HC164串转并接线同方案 1A/B 接串行输入CLK 接同步时钟。74HC273缓存目标序列CLK11 脚接 5V上电锁存D0~D71~4、13~16 脚按目标序列00011000设置D00、D10、D20、D31、D41、D50、D60、D70Q0~Q72~5、14~17 脚依次接8 个 2 输入与门的一端。与门阵列逐位比对每个与门的另一端接 74HC164 的 Q0~Q78 个与门的输出接1 个 8 输入与门的输入8 输入与门的输出接 LED 指示灯全位匹配时输出 1。2. 功能验证串行输入00011000时74HC164 的 Q0~Q7 与 273 的 Q0~Q7 逐位相等8 个与门全输出 1最终 8 输入与门输出 1LED 亮输入其他序列时至少 1 个与门输出 0最终输出 0LED 灭可重叠检测输入0001100011时第 8 位输入后触发输出 1后续输入自动移位比对符合要求。三、总结本文用两种 74 系列芯片方案实现了 “00011000 序列检测”方案 1164151电路简洁适合固定序列检测方案 2164273 与门支持动态修改目标序列扩展性更强。